EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER 63122177 **PUBLICATION DATE** 26-05-88

APPLICATION DATE 11-11-86 APPLICATION NUMBER 61266745

APPLICANT: NIPPON TELEGR & TELEPH CORP


<NTT>;

INVENTOR: KIUCHI KAZUHIDE;

: H01L 29/78 INT.CL.

: SEMICONDUCTOR DEVICE AND ITS TITLE

MANUFACTURE



ABSTRACT: PURPOSE: To realize high-speed operation by a method wherein a Ge film whose mobility of an electron and a hole is bigger than that of Si is formed on an Si substrate and this Ge is used as a channel for a MOS-type transistor.

> CONSTITUTION: A Ge layer 6 is formed in a region which is located just under a gate electrode 4 and a gate insulating film 3 and is transformed into a channel. In addition, a source and a drain are constructed by a germanium layer 7 and an Si layer 8 doped with an impurity to give a p-type or an n-type. Because the mobility of germanium is by about two times bigger for an electron and by about 4.5 times bigger for a hole than that of Si, a MOS-type transistor, of the identical size, constructed by the Ge can operate by two times faster for an n-channel and by 4.5 times faster for a p-channel than in the case of the Si. As compared with the MOS-type transistor constructed by the Si, the characteristic of the p-channel is improved remarkably and is nearly equal to that of the n-channel; it is possible to greatly improve the characteristic of an integrated circuit of the CMOS structure.

COPYRIGHT: (C)1988,JPO&Japio

⑩ 日本国特許庁(JP)

①特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭63-122177

⑤Int.Cl.⁴

識別記号 301 庁内整理番号

43公開 昭和63年(1988)5月26日

H 01 L 29/78

Z - 8422 - 5F

審査請求 未請求 発明の数 4 (全7頁)

9発明の名称 半導体装置とその製造方法

②特 頭 昭61-266745

②出 願 昭61(1986)11月11日

⑫発 明 者 高 橋 庸 夫 神奈川県厚木市森の里若宮3番1号 日本電信電話株式会 社厚木電気通信研究所内

砂発 明 者 石 井 仁 神奈川県厚木市森の里若宮3番1号 日本電信電話株式会社厚木電気通信研究所内

砂発 明 者 藤 永 清 久 神奈川県厚木市森の里若宮3番1号 日本電信電話株式会社厚木電気通信研究所内

砂発 明 者 木 内 一 秀 神奈川県厚木市森の里若宮3番1号 日本電信電話株式会社厚木電気通信研究所内

①出 願 人 日本電信電話株式会社 東京都千代田区内幸町1丁目1番6号

现代 理 人 弁理士 鈴江 武彦 外2名

明 細 書

1. 発明の名称

半導体装置とその製造方法 2. 特許 讃求の範囲

- (1) シリコン基板上にケルマニウムからなるエピタキシャル層と、その上にゲート絶録膜が形成され、少なくとも前配ゲルマニウムからなるエピタキシャル層にソース領域、ドレイン領域及びチャネル領域が形成され、前配チャネル領域を含む領域上の前配ゲート絶録膜上にゲート電極が形成されてなる絶録ゲート型電界効果トランジスタを有することを特徴とする半導体装置。
- (2) 少なくとも表面に高み度に不純物が導入されて低抵抗化されたシリコン基板上に低級度に不純物が導入された高抵抗ゲルマニウムからなるエピタ中シャル脳とその上にゲート絶缺膜が形成され、少なくとも前配高抵抗ゲルマニウムからなるエピタ中シャル層にソース領域、ドレイン領域をです。本人領域との前配ゲート絶級膜上にゲートをあが

形成されてなる絶録ゲート型電界効果トランジス タを有することを特徴とする半導体装置。

- (4) シリコン結晶落板上にゲルマニウム層をエピタキシャル成長させる工程と、前配ゲルマニウム層上に絶録ゲート型世界効果トランソスタのゲート絶扱膜及びゲート電極を形成する工程と、前

記ケート電極をマスクとして不純物を拡散させ、 前記ゲルマニウム層のみに前記絶録ゲート型電界 効果トランジスタのソース領域とドレイン領域を 形成する工程とを含むことを特徴とする半導体袋 位の製造方法。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は、高速動作が可能な MOS 型トランジス タ等の半導体装置とその製造方法に関するもので ある。

〔従来の技術〕

従来SIの MOS 型トランシスタは、第5 図に示す様に、SI 基板 I に、素子分離用絶縁膜 2 でかこまれた領域を形成し、その領域内にゲート絶縁膜 3 とゲートは低く、さらにソース・ド・レイン層 5 を形成した構成となっている。この MOS 型トランシスタの電流が流れる領域はソースとドレインではさまれた、ゲート絶縁 以3 の 直下である。従来のMOS 型トランシスタでは、このチャネルは基板SI となる。SI は、電子移動 度は、1500 m²/Veocと

は、主に、ソース・ドレイン深さが深い、チャネル長の短い MOS 型トランジスタでは、第 5 図のソースとドレイン間で、ゲート酸化膜からはなれた、S1 盗板中を、ゲート電極は位で制御できない電流が流れてしまうとと(パンチスルー効果)によって起とる。この電流を被少させるためには、S1 基板中の不純物設度を高くすれば良いが、逆に、移動度が低下する。あるいは MOS 型トランジスタの関値にが高くなる等の問題が生じ、 MOS 型トランジスタの特性が悪くなる。

以上の様な、微細な MOS 型トランジスタの特性の悪化は、pチャネル MOS の場合に顕著であるので、特に、 LSI を、CMOS 柳成とした場合に、動作特性が、特性の悪い p チャネル MOS 型トランジスタの特性によって決まってしまうことになる。 〔発明が解決しようとする問題点〕

本発明はSiの MOS 型トランジスタにおいて、正孔移動促が小さいことおよび短いチャネル長の

MOS 斑トランツスタの特性が悪化することの 2 点

比較的大きいが、正孔の移動度は 4 5 0 cm²/Vaocとかなり小さい。 すなわち、同じ寸法で構成した B チャネル Si MOS 型トランジスタと p チャネルSi MOS 型トランジスタの特性を比較すると、 p チャネルの方が動作速度がかなり遅いことになる。

さらに、従来のMOS型トランシスタの形成プロセスでは、ソース・ドレインは、Ao、PやBなどの Dを与える不純物をイオンとの Dを与える不純物をイオンとなる方法が用いられる。この様にして形成されたが D チャネル MOS型トランジスタの M MOS型トランジスタの M MOS型トランジスタの M MOS型トランシスタの M MOS型トランシスタの Q い Q 好な 動作 特性を示す。チャネル B の M MOS型トランシスタを 製作するのが 離かしい と MOS型トランシスタを 製作するのが 離かしい 2 MOS型トランシスタを とば J.it. Browa,

"Physics of MOS Transistor", in D. Kahng. ED.,
Appl. Solid State Science, Supplement 2 A,
Accademic Press, New York, 1 9 8 1 年)。これ

を解決した。 MOS 型トランジスタ構造の半導体装置とその製造方法を提供することを目的とする。 [問題点を解決するための手段と作用]

本発明は、シリコン基板上にゲルマニウムから なるエピタキシャル届とその上にゲート絶談膜が 形成され、少なくとも前配ゲルマニウムからなる エピタキシャル層にソース領域,ドレイン領域及 びチャネル領域が形成され、前配チャネル領域を 含む領域上の前配ゲート絶数膜上にゲート電極が 形成されてなる絶録ゲート型電界効果トランジス タを有するととを特徴とするものであり、また、 少なくとも表面に高濃度に不純物が導入されて低。 抵抗化されたシリコン基板上に低温度に不納物が 導入された高抵抗ゲルマニウムからたるエピタキ シャル層とその上にゲート絶線膜が形成され、少 なくとも前配高抵抗ゲルマニウムからなるエピタ キシャル層にソース領域,ドレイン領域及びチャ ネル領域が形成され、前配チャネル領域を含む領 **城上の前記ゲート絶換膜上にゲート電極が形成さ** れてなる船級ゲート型電界効果トランソスタを有



することを特徴とするものであり、更に、シリコ ン結晶芸板上にゲルマニウム眉をエピタキシャル 成長させる工程と、前配ゲルマニウム眉上に絶縁 ゲート型選界効果トランジスタのゲート絶歓膜及 びゲート電極を形成する工程と、前配ゲート電極 をマスクとして不納物をイオン注入する工程と、 前記イオン注入工程により前記ゲルマニウム層中 に注入された不純物のみが電気的に活性化され前 記シリコン結晶基板中に注入された不純物は電気 的に活性化されない温度で熱処理し、前記ゲルマ ニウム層中に住入された不納物のみを堪気的に活 性化して前記絶談ゲート型電界効果トランジスタ のソース領域及びドレイン領域を形成する工程を 含むことを特徴とするものであり、また、シリコ ン結晶基板上にゲルマニウム層をエピタキシャル 成長させる工程と、前記ゲルマニウム層上に絶録 ゲート型電界効果トランジスタのゲート絶縁膜及 びケート電極を形成する工程と、前配ゲート電極 をマスクとして不純物を拡散させ、前配ゲルマニ ウム層のみに前配絶級ゲート型電界効果トランジ

はSIに比べ移動度が、電子で約2倍、正孔で約4.5倍大きいので、同一の寸法のMOS型トランジスタを構成した場合にュチャネルで2倍、pチャネルで4.5倍高速な動作をする。SIのMOS型トランジスタと比べて、pチャネルの特性が大きく改善されて、nチャネルの特性に近づくので、CMOS構成の集積回路の特性を大きく改善できる。

次に第1図の実施例を形成する工程について説明する。従来のMOS型トランタの形成工程と同様にして、素子分離用絶縁を2に囲こされた、トランスタ形はな作る(第2図は)。。ないでは、ないのとにGoMaをエピタキントルははは、CVD 法とはは、 GoH4・カンスとした。 CVD 法を反応によるのの MBE 法を反応によるには、 CVD 法を反応によるのが、 Go エピタキントルは Go CVD はない、 Go エピタキントルは CVD はない、 CVD は CVD に CVD に

スタのソース領域とドレイン領域を形成する工程とを含むことを特徴とするものである。したがって、本発明は、Siと比べて選子かよび正孔の移動とが高いG。 E 板上に形成し、この G。 を MOS 型トランジスタのチャネルとして用いることをを要な特徴としている。 従来の Si MOS 型トランジスタ構造の様に Si をチャネルに用いた 技術とは 異なる。以上の 様に、Si 基板上に形成した G。をチャネルとした p チャネルおよび n チャネルの MOS 型トランジスタを形成すれば、G。の正孔かよび G・マンジスタを形成すれば、G。の正孔かよび G・の を動 皮が高いために、 高速動作の可能 なトランジ

スタとなる。 〔実施例〕

(寒施例 1)

第1図は、本発明の第一の実施例を説明する図であって、ゲート低極 4、ゲート絶級膜 3 の直下のチャネルとなる領域には、G。層 6 が形成してある。さらに、ソース・ドレインとして、p 型あるいは n 型を与える不純物を添加したゲルマニウム層 7 と81層 8 を有する構成をとる。ゲルマニウム

ているが、衆子分離領域上をも覆って形成してあっても良いことは言うまでもない)。次に、ゲート電極 4 を形成し(第 2 図(d))、それをマスクとして、n型あるいはp型を与える不純物をイオン 住入した後、公知の活性化の熱処理を行えば良い (第 2 図(o))。



ピングは、Ge膜形成後Ge表面からの拡散やイオン 注入で行っても、G●中の不純物の電気的活性化処 理の温度あるいは拡散温度がSi中の不純物の拡散 温度より低いので、十分可能である)。との後、 第2図で説明した工程を続けて行けば、基板 SI 層 の不納物設度を高設度に、チャネルとなるG·履 6 の領域の不純物濃度を低温度にできる。との構造 では、チャネル長(G●層6のソース・ドレイン方 向への幅)に対して、Ge層をの厚さを十分後くし ておけば、G●暦内での、前記従来技術で説明した パンチスルー効果は押えられる。さらに、Ge 層の 下のSi層は高濃度であるので、Si層でのパルチス ルーも生じない。すなわち、チャネル領域の不純 物似皮を低く押えたまま、パンチスルーを押える ととができるととになる。チャネルG●領域では不 納物設定が低いために、世子あるいは正孔の移動 度は高くなるので、高速動作が可能になる。

(奥施例 2)

前記実施例1において、第2図(e)の拡散層形成を、表面から、n型あるいはp型を与える不純物

で、不純物の種類によっては、SI 圏が十分アモル ファスになるまでイオン注入すると、Go 膜中の不 純物の固密限界を越えてしまりこともありりる。 その際には、不純物と共に、Ge あるいは81をイオ ン注入してトータルのドース量を増やせば十分で ある。さらに、Ge/Si 界面付近のSi 層が一部結晶 性を回復する可能性があるが、との厚さは十分薄 いので問題ではない。)この様な構成とするとSI層 にイオン注入されたアモルファス領域(第1図の 8 に対応する)が高抵抗層となる。したがって、 ソース・ドレイン層が高抵抗層上にある構造とな るので、ソース・ドレインの接合容量を低減でき る。さらに、下地SI 葢板のGo 層に近い領域の不純 物歴度を比較的高くしておけば、インチスルーも 生じない。すなわち、髙不純物設度の低抵抗菇板 を用いて、なお且つ桜合容量のきわめて小さく、 チャネル領域での不純物による移動駐低下の少な い MOS 型トランシスタが構成できることになる。

通常のSIの MOS 型トランツスタでは、ゲート絶

を拡散させて行うと、ほとんどの元素は、その拡 散係数がGe中よりSi中の方がはるかに小さいので、 Ge 中のみに拡散させることができる。したがって、 第3回に示す様な、ほとんどGe 暦内に拡散暦を留 めた構造が実現できる。Ge 暦の厚さをチャネル長 より十分等くしておけば、浅い拡散層が形成でき

(奥施例 3)

前記実施例1において、第3図(e)における拡散 階形成を、不純物をイオン注入する方法で行った 後に、400℃~700℃程度の温度で熱処理し、 活性化すると、G・中の不純物のみ電気的に活性化 し、Si中の不純物は活性化しない。したがって、 実効的に残い拡散層が形成できる。

また、不純物のイオン注入の際に、イオン注入の加速エネルヤーおよびドース量を調整し、少なくともSI層の格子を乱だし、アモルファスに近い状態にしておき、その後に、600℃程度以下で熱処理し、G•層のみ結晶性を回復させ、イオン注入されたSI層をアモルファスのまま保つ。(とと

緑 膜 と し て 、 基 板 Si を 熱 酸 化 し て 形 成 し た Si O₂ を 用いる場合が多い。本発明による MOS 型トランジ スタにないて、8102をゲート絶縁膜として用いる ためには、Go 暦上にSIをエピタキシャル成長させ、 とれを熟酸化する方法がある。との方法を用いた、 本発明による MO8 型トランシスタの形成工程を第 4 図に示す。SI 基板 1 上に形成したGo 層 6 上にSI 周9をエピタキシャル成長させる(第4図(a))。 Ge界面の自然酸化膜は、約400℃以上に加熱す るとGOOとして昇化するので、容易に清浄なGo設 面を出すことができる。この後に、公知のSiH4等 のSIを構成元素とするガスを用いた CVD 法やSIMBE 法等によって、Go 上に容易に81をエピタキシャル 成長させることができる。次に、この袋面の81を 熟設化し、SiO2層10を形成する(第4図(b))。 とのSIO2層形成のための熱酸化温度は、約850 で以下にすれば、Ge 脳とSi 脳の外面におけるGe-Si の相互拡散は押えられる。次に、ゲート電極くを 形成し(第4図(c))、次いで、イオン注入により、 ソース・ドレイン沿12を形成すれば(第4図(d))、

もり一つの安定なゲート絶録解の形成方法について述べる。たとえばG・簡をG・H4 等のG・を構成元 紫としたガスを用いた CVD 法によってエピタキンキル成長させる場合は、G・随の成長を行った 直径に、G・膜を大気にさらさずに、 CVD 法によって次のゲート絶縁膜を形成すれば、絶縁膜とG・の界面の汚染が少ない。すなわち、絶縁膜とG・界面にできる界面単位の密度を少なくできるととになる・たとえばS1O2をゲート絶縁瞑とする場合は以下

Ge届中へのイオン注入によるソース・ドレイン 形成に必要な熱処理温度は 5 0 0 で~ 7 0 0 で程 歴と低いので、ゲート絶録膜として、 Te2O5 等の 耐熱性が多少とぼしい絶録膜を用いることもでき

の様な工程を用いれば十分である。 第2図(4)の工

同じ理由で、ゲート金国としても、低融点あるいは前内性の多少とほしい金属あるいは金属シリサイド等の金属性化合物をも用いることができる。 (発明の効果)

以上説明した様に、SI 基板上に形成したG·をチャネルとした p チャネルかよび n チャネルの MOS型トランソスタを形成すれば、G·の正孔かよび電子の移動度が高いために、高速動作の可能なトランソスタとなるという利点がある。

程で、Go をたとえばGoHaガスを用いた CVD 法によ って形成する。次に、GeH4ガスの導入を停止し、 引き税いてたとえはSIH4あるいはSI2H6ガスとたと えば02あるいは N20 等の酸化性ガスを導入しS102 層を形成すれば界面単位密度の低い Ge/SiO2 界面 ができる。また、上記工程で、GeH4 ガスを停止し た直後に、SIHAガスのみを導入し、時間を置いて 02等の酸化性ガスを導入すれば、Ge/Si/SiO2の符 治ができる。G• の CVD によるエピタキシャル成長 温度は3000~6000程度にできるので、と の温度で、GeHaガスの導入を停止して、SIHaガス を導入した場合、Si の堆積速度は、数mm/分以下に できる。したがって、Go/SI/SIO2 得造の中間のSI 層の厚さを 0.1 mm~数 mm程度に減く制御するのは 容易であり、MOS型トランツスタを構成した場合 化G·を主たるチャネル領域にすることができる。 すなわち、SIと比べて移動度が大きいGoをチャネ ルとなるので、 MOS 型トランシスタの特性が向上 することになる。


(実施例6)

いため高移動度のまま、パンチスルーを押えることができる。したがって、高速動作の微細な MOS 型トランジスタができるという利点がある。

さらに、Ge 中での不純物・拡散が生じる温度が Biよりかなり低いこと、あるいは、Ge 中にイオン 注入した不純物の活性化温度がSiより著しく低い ことを利用すれば、ソース・ドレインの深さをGe 暦の厚さで止めることができる。したがって、Ge 腐厚を導くすれば、投い拡散層が形成できるので、 公知の短チャネル効果を低減できるので前記の微 細な MOS 型トランシスタの動作特性の安定性、再 現性を向上させることができるといり利点がある。

さらに、加えて、イオン注入でソース・ドレインを形成する場合に、イオン注入後のGeの結晶格子の回復がSiより200℃~300℃程度低い温度で生じることを利用し、Geのソース・ドレインの下部をソース・ドレイン形成のイオン注入の際にアモルファス化し、Ge 層のみ結晶化すれば、ソース・ドレインを高抵抗のアモルファスSi上に形成した構造にできる。したがって、高い不純物級

特開昭63-122177(フ)



また、G · 層へのソース・ドレイン形成は比較的 低温化できるので、多少耐熱性のとぼしい、T · 2O5 の様な絶録膜をゲート絶録膜に、あるいは耐熱性 のとぼしい金属をゲート電極に用いることができ るという利点がある。

・ 4.図面の簡単な説明

群 1 凶は本発明による MOS 型トランジスタの断 面構造の一つの例を示す図、

第 2 図は本発明による MOS 型トランジスタの形成工程の例を示す図、

第 3 図は不純物を製面から拡散することによってソース・ドレインを形成した本発明による MOS

型トランツスタの断面構造の一例を示す図、

第 4 図は 8102をゲート絶録膜とする本発明による MOS 型トランジスタ形成工程の例を示す図、

第 5 図は従来の MOS 型トランジスタの断面構造を示す図である。

1 … S1 基板、 3 … 案子分離用絶録膜、 3 … ゲート 絶録膜、 4 … ゲート 惺框、 5 … ソース・ドレイン層、 6 … G • 層、 7 … ゲルマニウム層、 8 … 不純物を添加された S1 層、 9 … S1 B、 10 … S1 O 2 層、 11 … 不純物を添加された S1 層、 12 … G • ソース・ドレイン層、 13 … 不純物を添加された S1 層。

出風人代理人 弁理士 鈴 江 武 彦

